今天是2018年10月23日 星期二,欢迎光临本站 上海皮赛电子有限公司 网址: www.programsys.com

-3983.com-澳门金沙990.com -3983.com-澳门金沙990.com -3983.com-澳门金沙990.com知识产权模块 -3983.com-澳门金沙990.com

基于Verilog的BCH(4148, 4096, 9)译码器-金沙9927.com-7249.f澳门金沙娱乐场

笔墨:[大][中][小] 2015-3-2    阅读次数:1214    

  译码时,内部的逻辑电路将4148个编码比特(有的比特可能发生了误码)递次天送入到译码器停止译码处置惩罚。BCH(4148,4096,9)译码器最高能够改正4个毛病比特,不管毛病是发作正在信息比特位置照样发作正在校验比特位置。当毛病比特凌驾了4个后,译码器只是指导出来有误码,不停止改正。
      BCH(4148,4096,9)译码器的实现道理如下图所示:
      BCH(4148,4096,9)码,是GF(213)上BCH(819l,8139)码的收缩码,经由过程52个校验比特能够纠4 比特的过失(t=4)。来源根基多项式接纳p(x)=x13+x4+x3+x+1。 


金沙9927.com


  基于Verilog的BCH(4148, 4096, 9)译码器时序图


7249.f澳门金沙娱乐场

返回上一步
打印此页
[向上]