今天是2018年10月23日 星期二,欢迎光临本站 上海皮赛电子有限公司 网址: www.programsys.com

行业动态

一文看懂芯片的设想和生产流程-澳门金沙7727-澳门大金沙乐娱艺场4166

笔墨:[大][中][小] 2016-2-29    阅读次数:2620    

        人人都是电子行业的人,对芯片,对种种封装皆相识很多,然则您晓得一个芯片是如何设想出来的么?您又晓得设想出来的芯片是怎样消费出来的么?看完这篇文章您便有也许的相识。

庞大烦琐的芯片设想流程

  芯片制造的历程便犹如用乐高盖房子一样,先有晶圆作为地基,再层层往上叠的芯片制造流程后,便可产出需要的 IC 芯片(这些会在后面引见)。但是,没有设计图,具有再强制造才能皆没有用,因而,建筑师的脚色相称主要。然则 IC 设想中的建筑师终究是谁呢?本文接下来要针对 IC 设想做引见。

  正在 IC 生产流程中,IC 多由专业 IC 设想公司停止计划、设想,像是联发科、下通、Intel 等着名大厂,皆自行设计各自的 IC 芯片,供应差别规格、效能的芯片给下流厂商挑选。由于 IC 是由各厂自行设计,以是 IC 设想非常仰赖工程师的手艺,工程师的本质影响着一间企业的代价。但是,工程师们正在设想一颗 IC 芯片时,终究有那些步调?设想流程能够简朴分红以下。

设想第一步,制定目的

  正在 IC 设想中,最重要的步调就是规格制订。这个步调便像是正在设想修建前,先决定要几间房间、浴室,有甚么修建法例需求遵照,正在肯定好所有的功用以后正在停止设想,如许才不消再花分外的工夫停止后续修正。IC 设想也需求经由相似的步调,才气确保设想出来的芯片不会有任何过失。

  规格制订的第一步就是肯定 IC 的目标、效能为什么,对大方向做设定。接着是观察有哪些协议要相符,像无线网卡的芯片便需求相符 IEEE 802.11 等规範,否则,那芯片将没法和市情上的产物相容,使它没法和其他装备连线。最初则是建立那颗 IC 的真做要领,将差别功用分派成差别的单位,并建立差别单位间贯穿连接的要领,云云便完成规格的制订。

  设想完规格后,接着就是设想芯片的细节了。这个步调便像开端记下修建的规绘,将整体表面描画出来,轻易后续制图。正在 IC 芯片中,就是运用硬体形貌言语(HDL)将电路形貌出来。常运用的 HDL 有 Verilog、VHDL 等,藉由程式码便可轻易地将一颗 IC 天功用表达出来。接着就是搜检程式功用的正确性并连续修正,直到它知足希冀的功用为止。

  -澳门大金沙乐娱艺场4166

有了电脑,事变皆变得轻易

  有了完好规画后,接下来就是画出平面的设想蓝图。正在 IC 设想中,逻辑分解这个步调就是将肯定无误的 HDL code,放入电子设计自动化东西(EDA tool),让电脑将 HDL code 转换成逻辑电路,发生以下的电路图。以后,反覆确实定此逻辑闸设计图是不是相符规格并修正,直到功用准确为止。

  最初,将分解完的程式码再放入另外一套 EDA tool,停止电路结构取绕线(Place And Route)。正在经由络续的检测后,便会构成以下的电路图。图中能够看到蓝、白、绿、黄等不同颜色,每种差别的色彩便代表着一张光罩。至于光罩终究要怎样应用呢?

层层光罩,叠起一颗芯片  

  起首,现在曾经晓得一颗 IC 会发生多张的光罩,这些光罩有上基层的离别,每层有各自的义务。下图为简朴的光罩例子,以积体电路中最根基的元件 CMOS 为範例,CMOS 全名为互补式金属氧化物半导体(Complementary metal–oxide–semiconductor),也就是将 NMOS 和 PMOS 二者做联合,构成 CMOS。至于什么是金属氧化物半导体(MOS)?这类正在芯片中普遍运用的元件对照难说明,一样平常读者也较难弄清,正在这裡就不多加细究。

  下图中,左侧就是经由电路结构取绕线后构成的电路图,在前面曾经晓得每种色彩便代表一张光罩。右侧则是将每张光罩摊开的模样。建造是,便由底层最先,依循上一篇 IC 芯片的制造中所提的要领,逐层建造,最初便会发生希冀的芯片了.

金沙js5网址

  至此,关于 IC 设想应当有开端的相识,整体看来便很清晰 IC 设想是一门异常庞大的专业,也多亏了电脑辅佐软体的成熟,让 IC 设想得以减速。IC 设想厂非常依靠工程师的伶俐,那裡所述的每一个步调皆有其专门的常识,皆可自力成多门专业的课程,像是撰写硬体形貌言语便不但纯的只需求熟习程式言语,借需求相识逻辑电路是怎样运作、怎样将所需的演算法转换成程式、分解软体是怎样将程式转换成逻辑闸等题目。-澳门金沙6153.com

什么是晶圆? -金沙js5网址

  正在半导体的消息中,老是会提到以尺寸标示的晶圆厂,如 8 寸或是 12 寸晶圆厂,但是,所谓的晶圆到底是什么器械?个中 8 寸指的是什么局部?要产出大尺寸的晶圆制造又有甚么难度呢?以下将逐渐引见半导体最重要的根蒂根基——「晶圆」到底是什么。


  晶圆(wafer),是制造各式电脑芯片的根蒂根基。我们能够将芯片制造相比成用乐高积木盖房子,藉由一层又一层的堆叠,完成本身希冀的外型(也就是各式芯片)。但是,若是没有优越的地基,盖出来的屋子就会歪来歪去,分歧本身所意,为了做出完善的屋子,便需求一个安稳的基板。

对芯片制造来讲,这个基板就是接下来将形貌的晶圆。


  起首,先追念一下小时候正在玩乐下积木时,积木的外面都邑有一个一个小小圆型的凸出物,藉由这个组织,我们可将两块积木稳定的叠在一起,且不需运用胶水。芯片制造,也是以相似如许的体式格局,将后续增加的原子和基板流动在一起。因而,我们需求寻觅外面整洁的基板,以知足后续制造所需的前提。

    正在固体质料中,有一种特别的晶体结构──单晶(Monocrystalline)。它具有原子一个接着一个严密分列在一起的特性,能够构成一个平整的原子表层。因而,接纳单晶做成晶圆,便能够知足以上的需求。但是,该怎样发生如许的质料呢,重要有二个步调,离别为纯化和推晶,以后便能完成如许的质料。

怎样制造单晶的晶圆

  纯化分红两个阶段,第一步是冶金级纯化,此一历程重要是到场碳,以氧化复原的体式格局,将氧化硅转换成 98%  以上纯度的硅。大部份的金属提炼,像是铁或铜等金属,皆是接纳如许的体式格局得到充足纯度的金属。然则,98%  关于芯片制造来讲照旧不敷,仍需求进一步提拔。因而,将再进一步接纳西门子造程(Siemens  process)做纯化,云云,将得到半导体造程所需的下纯度多晶硅。

  接着,就是推晶的步调。起首,将前面所得到的下纯度多晶硅熔化,构成液态的硅。以后,以单晶的硅种(seed)和液体外面打仗,一边扭转一边迟缓的向上拉起。至于为什么需求单晶的硅种,是由于硅原子分列便和人列队一样,会需求排头让厥后的人该怎样准确的分列,硅种就是主要的排头,让厥后的原子晓得该怎样列队。最初,待脱离液面的硅原子凝固后,分列整洁的单晶硅柱便完成了。

澳门金沙7727

  但是,8寸、12寸又代表甚么器械呢?他指的是我们发生的晶柱,少得像铅笔笔桿的局部,外面经由处置惩罚并切成薄圆片后的直径。至于制造大尺寸晶圆又有甚么难度呢?如前面所说,晶柱的建造历程便像是正在做棉花糖一样,一边扭转一边成型。有建造过棉花糖的话,应当皆晓得要做出大并且踏实的棉花糖是相称难题的,而推晶的历程也是一样,扭转拉起的速度和温度的掌握都邑影响到晶柱的品格。也因而,尺寸愈大时,推晶对速度取温度的要求便更高,因而要做出下品格  12 寸晶圆的难度便比 8 寸晶圆还来得下。

  只是,一整条的硅柱并没法做成芯片制造的基板,为了发生一片一片的硅晶圆,接着需求以钻石刀将硅晶柱横向切成圆片,圆片再经过抛光便可构成芯片制造所需的硅晶圆。经由这么多步调,芯片基板的制造便大功告成,下一步就是堆叠屋子的步调,也就是芯片制造。至于该怎样建造芯片呢?


层层堆叠打造的芯片-澳门金沙6153.com

  正在引见过硅晶圆是什么器械后,同时,也晓得制造 IC 芯片便像是用乐高积木盖房子一样,藉由一层又一层的堆叠,发明本身所希冀的外型。但是,盖房子有相称多的步调,IC 制造也是一样,制造 IC 终究有哪些步调?本文将迁就 IC 芯片制造的流程做引见。

  正在最先前,我们要先熟悉 IC 芯片是什么。IC,全名积体电路(Integrated  Circuit),由它的定名可知它是将设想好的电路,以堆叠的体式格局组合起来。藉由这个要领,我们能够削减衔接电路时所需消耗的面积。下图为 IC 电路的 3D  图,从图中能够看出它的构造便像屋子的樑和柱,一层一层堆叠,那也就是为什么会将 IC 制造相比成盖房子。

  从上图中 IC 芯片的 3D  剖面图来看,底部深蓝色的局部就是上一篇引见的晶圆,从这张图能够更明白的晓得,晶圆基板正在芯片中饰演的脚色是多么主要。至于赤色和土黄色的局部,则是于 IC  建造时要完成的中央。

  起首,正在那裡能够将赤色的局部相比成高楼中的一楼大厅。一楼大厅,是一栋屋子的门户,收支皆由那裡,正在把握交通下一般会有较多的性能性。因而,和其他楼层比拟,正在兴修时会对照庞大,需求较多的步调。正在  IC 电路中,这个大厅就是逻辑闸层,它是整颗 IC 中最重要的局部,藉由将多种逻辑闸组合在一起,完成功用完全的 IC 芯片。

  黄色的局部,则像是一样平常的楼层。和一楼比拟,不会有太庞大的组织,并且每层楼正在兴修时也不会有太多转变。那一层的目标,是将赤色局部的逻辑闸相连在一起。之所以需求这么多层,是由于有太多线路要贯穿连接在一起,正在单层没法包容所有的线路下,就要多叠几层来杀青这个目的了。正在那当中,差别层的线路会高低相连以知足接线的需求。

分层施工,逐层架构

 晓得 IC  的组织后,接下来要引见该怎样建造。试想一下,若是要以油漆喷罐做邃密作图时,我们需先割出图形的遮掩板,盖正在纸上。接着再将油漆匀称天喷正在纸上,待油漆坤后,再将遮板拿开。络续的反复这个步调后,便可完成整洁且庞大的图形。制造  IC 便是以相似的体式格局,藉由遮掩的体式格局一层一层的堆叠起来。

澳门大金沙乐娱艺场4166

  建造 IC 时,能够简朴分红以上 4  种步调。固然现实制造时,制造的步调会有差别,运用的质料也有所不同,然则大体上皆接纳相似的道理。这个流程和油漆作画有些许差别,IC  制造是先涂料再加做遮掩,油漆作画则是先遮掩再作画。以下将引见各流程。

       金属溅镀:将欲运用的金属材料匀称洒正在晶圆片上,构成一薄膜。

  涂布光阻:先将光阻质料放正在晶圆片上,透过光罩(光罩道理留待下次阐明),将光束打正在不要的局部上,损坏光阻质料构造。接着,再以化学药剂将被损坏的质料洗去。

       蚀刻手艺:将没有受光阻珍爱的硅晶圆,以离子束蚀刻。

       最初便会正在一整片晶圆上完成许多 IC 芯片,接下来只要将完成的方形 IC  芯片剪下,便可送到封装厂做封装,至于封装厂是什么器械?就要待以后再做阐明啰。




纳米造程是什么?

  三星和台积电正在先辈半导体制程打得相称炽热,相互皆想要正在晶圆代工中抢得先机以争夺定单,险些成了 14 纳米取 16 纳米之争,但是 14 纳米取 16  纳米那两个数字的终究意义为什么,指的又是哪个部位?而正在缩小制程后又未来带来甚么优点取困难?以下我们迁就纳米制程做简朴的阐明。

纳米到底有多纤细?


  正在最先之前,要先相识纳米终究是什么意思。正在数学上,纳米是 0.000000001  公尺,但这是个相称差的例子,究竟结果我们只看获得小数点后有许多个整,却没有现实的觉得。若是以指甲厚度做对照的话,大概会对照显着。

  用尺规现实丈量的话能够得知指甲的厚度约为 0.0001 公尺(0.1 毫米),也就是说试着把一片指甲的侧面切成 10 万条线,每条线就约等同于 1  纳米,由此可略为想像获得 1 纳米是多么的细小了。

  晓得纳米有多小以后,还要明白缩小造程的意图,缩小电晶体的最主要目标,就是能够正在更小的芯片中塞入更多的电晶体,让芯片不会果手艺提拔而变得更大;其次,能够增添处理器的运算效力;再者,削减体积也能够低落耗电量;最初,芯片体积缩小后,更轻易塞入举动装配中,知足将来轻浮化的需求。

  再返来探讨纳米造程是什么,以 14 纳米为例,其制程是指正在芯片中,线最小能够做到 14  纳米的尺寸,下图为传统电晶体的长相,以此作为例子。缩小电晶体的最主要目标就是为了要削减耗电量,但是要缩小哪个局部才气到达这个目标?左下图中的 L  就是我们希冀缩小的局部。藉由缩小闸极长度,电流能够用更短的途径从 Drain 端到 Source 端(有兴趣的话能够应用 Google 以 MOSFET  征采,会有更具体的注释)。

  另外,电脑是以 0 和 1 做运算,要如何故电晶体知足这个目标呢?做法就是判定电晶体是不是有电流流畅。当正在 Gate  端(绿色的方块)做电压供应,电流便会从 Drain 端到 Source 端,若是没有供应电压,电流便不会活动,如许便能够示意 1 和 0。(至于为何要用 0  和 1 做判定,有兴趣的话能够去查布林代数,我们是运用这个要领作成电脑的)

尺寸缩小有其物理限定

  不外,造程其实不能无限制的缩小,当我们将电晶体缩小到 20 纳米阁下时,便会碰到量子物理中的题目,让电晶体有泄电的征象,抵销缩小 L  时得到的效益。作为改进体式格局,就是导入 FinFET(Tri-Gate)这个概念,如左上图。正在 Intel  之前所做的注释中,能够晓得藉由导入这个手艺,能削减果物理征象所致使的泄电征象。

澳门金沙6153.com


  更主要的是,藉由这个要领能够增添 Gate 端和基层的打仗面积。正在传统的做法中(左上图),接触面只要一个平面,然则接纳  FinFET(Tri-Gate)这个手艺后,接触面将酿成立体,能够随意马虎的增添打仗面积,如许便能够正在连结一样的打仗面积下让 Source-Drain  端变得更小,对缩小尺寸有相称大的资助。

  最初,则是为何会有人说各大厂进入 10 纳米制程将面对相称严重的应战,主因是 1 颗原子的巨细约莫为 0.1 纳米,正在 10  纳米的状况下,一条线只要不到 100  颗原子,正在建造上相当难题,并且只要有一个原子的缺点,像是正在建造历程中有原子失落出或是有杂质,便会发生不知名的征象,影响产物的良率。

  若是没法想像这个难度,能够做个小实行。正在桌上用 100 个小珠子排成一个 10×10  的正方形,而且剪裁一张纸盖正在珠子上,接着用小刷子把中间的的珠子刷失落,最初使他构成一个 10×5  的长方形。如许便能够晓得各大厂所里临到的逆境,和杀青这个目的终究是何等困难。

  跟着三星和台积电正在近期将完成 14 纳米、16 纳米 FinFET 的量产,二者皆念争取 Apple 下一代的 iPhone  芯片代工,我们将看到相称出色的贸易合作,同时也将得到越发省电、轻浮的手机,要谢谢摩尔定律所带来的优点呢。

通知您什么是封装

  经由冗长的流程,从设想到制造,终究得到一颗 IC  芯片了。但是一颗芯片相称小且薄,若是不在外施加珍爱,会被随意马虎的刮伤损坏。另外,由于芯片的尺寸细小,若是不消一个较大尺寸的外壳,将不容易以野生安装正在电路板上。因而,本文接下来要针对封装加以形貌引见。

  现在常见的封装有两种,一种是电动玩具内常见的,玄色少得像蜈蚣的 DIP 封装,另外一为购置盒装 CPU 经常睹的 BGA  封装。至于其他的封装法,另有晚期 CPU 运用的 PGA(Pin Grid Array;Pin Grid Array)或是 DIP 的改进版  QFP(塑料方形扁平封装)等。由于有太多种封装法,以下将对 DIP 和 BGA 封装做引见。

传统封装,历久不衰

  起首要引见的是双排直立式封装(Dual Inline Package;DIP),从下图能够看到接纳此封装的 IC  芯片正在双排接脚下,看起来会像条玄色蜈蚣,让人印象深入,此封装法为最早接纳的 IC  封装手艺,具有本钱昂贵的上风,合适小型且不需接太多线的芯片。然则,由于大多接纳的是塑料,散热结果较差,没法知足现行高速芯片的要求。因而,运用此封装的,大多是历久不衰的芯片,如下图中的  OP741,或是对运作速度出那么要求且芯片较小、接孔较少的 IC 芯片。

图的 IC 芯片为 OP741,是常见的电压放大器。左图为它的剖面图,这个封装是以金线将芯片接到金属接足(Leadframe)。(Source  :左图 Wikipedia、左图 Wikipedia)


  至于球格阵列(Ball Grid Array,BGA)封装,和 DIP 比拟封装体积较小,可随意马虎的放入体积较小的装配中。另外,由于接脚位正在芯片下方,和  DIP 比拟,可包容更多的金属接足

  相称合适需求较多接点的芯片。但是,接纳这类封装法本钱较下且衔接的要领较庞大,因而大多用正在下单价的产物上。

  

▲ 左图为接纳 BGA 封装的芯片。左图为运用覆晶封装的 BGA 示意图。(Source: 左图 Wikipedia)举动装配鼓起,新技术跃上舞台

-金沙js5网址

  但是,运用以上这些封装法,会消耗失落相称大的体积。像如今的举动装配、穿着装配等,需求相称多种元件,若是各个元件皆自力封装,组合起来将消耗异常大的空间,因而现在有两种要领,可知足缩小体积的要求,离别为  SoC(System On Chip)和 SiP(System In Packet)。

  正在智慧型手机刚鼓起时,正在各大财经杂誌上皆可发明 SoC 这个名词,但是 SoC 终究是什么器械?简朴来讲,就是将本来差别功用的  IC,整合正在一颗芯片中。藉由这个要领,不但能够缩小体积,借能够缩小差别 IC 间的间隔,提拔芯片的盘算速度。至于制作方法,就是正在 IC 设想阶段时,将各个差别的  IC 放在一起,再透过先前引见的设想流程,建造成一张光罩。

  但是,SoC 并不是只要长处,要设想一颗 SoC 需求相称多的手艺合营。IC 芯片各自封装时,各有封装内部珍爱,且 IC 取 IC  间的间隔较近,对照不会发作交互滋扰的情况。然则,当将一切 IC 皆包装在一起时,就是恶梦的最先。IC 设想厂要从本来的纯真设想 IC,酿成相识并整合各个功用的  IC,增添工程师的工作量。另外,也会碰到许多的状态,像是通信芯片的高频讯号可能会影响其他功用的 IC 等情况。

  另外,SoC 借需求得到其他厂商的 IP(intellectual property)受权,才气将他人设想好的元件放到 SoC 中。由于建造 SoC  需求得到整颗 IC 的设想细节,才气做成完好的光罩,那同时也增添了 SoC 的设想本钱。大概会有人质疑何不本身设想一颗就好了呢?由于设想种种 IC 需求大量和该  IC 相干的常识,只要像 Apple 如许多金的企业,才有预算能从各知名企业挖角顶尖工程师,以设想一颗全新的 IC,透过协作受权照样比自行研发划算多了。

折中计划,SiP 现身

    作为替换计划,SiP 跃上整合芯片的舞台。和 SoC 差别,它是购置各家的 IC,正在最初一次封装这些 IC,云云便少了 IP  受权那一步,大幅削减设想本钱。另外,由于它们是各自自力的 IC,相互的滋扰水平大幅下落。


     接纳 SiP 手艺的产物,最着名的非 Apple Watch 莫属。由于 Watch 的内部空间太小,它没法接纳传统的手艺,SoC  的设想本钱又太下,SiP 成了主要之选。藉由 SiP 手艺,不但可缩小体积,借可拉远各个 IC 间的间隔,成为可行的折中计划。下图就是 Apple Watch  芯片的结构图,能够看到相称多的 IC 包罗正在个中。


     完成封装后,便要进入测试的阶段,正在这个阶段便要确认封装完的 IC  是不是有一般的运作,准确无误以后便可出货给组装厂,做成我们所睹的电子产品。至此,半导体产业便完成了全部消费的义务。









返回上一步
打印此页
[向上]
Adodb 数据库操纵失利Adodb 封闭数据库连接失利